当前时区为 UTC + 8 小时



发表新帖 回复这个主题  [ 1 篇帖子 ] 
作者 内容
1 楼 
 文章标题 : vim关于vhdl语法缩进的问题
帖子发表于 : 2010-08-10 22:03 

注册: 2009-07-06 14:26
帖子: 433
送出感谢: 2
接收感谢: 1
VHDL *ft-vhdl-indent*

缺省执行 类属 (generic) /端口 (port) 映射语句的对齐。下例说明这种对齐的应用:
代码:
  ENTITY sync IS
  PORT (
         clk        : IN  STD_LOGIC;
         reset_n    : IN  STD_LOGIC;
         data_input : IN  STD_LOGIC;
         data_out   : OUT STD_LOGIC
       );
  END ENTITY sync;


要关闭之,在 .vimrc 文件中加上

代码:
  let g:vhdl_indent_genportmap = 0


而上例也随之改变了对齐:

代码:
  ENTITY sync IS
  PORT (
    clk        : IN  STD_LOGIC;
    reset_n    : IN  STD_LOGIC;
    data_input : IN  STD_LOGIC;
    data_out   : OUT STD_LOGIC
  );
  END ENTITY sync;


上面是vim帮助文件里的用法
但是我不论怎么设置
代码:
let g:vhdl_indent_genportmap = 0(或者0)

语法格式都是和下面那个一样的,我个人非常不喜欢这种格式
代码:
  1 entity test is
  2     port(
  3     a :in std_logic
  4 ); 


_________________
生命只不过是上帝借你一用的资本!


页首
 用户资料  
 
显示帖子 :  排序  
发表新帖 回复这个主题  [ 1 篇帖子 ] 

当前时区为 UTC + 8 小时


在线用户

正在浏览此版面的用户:没有注册用户 和 4 位游客


不能 在这个版面发表主题
不能 在这个版面回复主题
不能 在这个版面编辑帖子
不能 在这个版面删除帖子
不能 在这个版面提交附件

前往 :  
本站点为公益性站点,用于推广开源自由软件,由 DiaHosting VPSBudgetVM VPS 提供服务。
我们认为:软件应可免费取得,软件工具在各种语言环境下皆可使用,且不会有任何功能上的差异;
人们应有定制和修改软件的自由,且方式不受限制,只要他们自认为合适。

Powered by phpBB © 2000, 2002, 2005, 2007 phpBB Group
简体中文语系由 王笑宇 翻译